AI·HBM 시대의 검사 공정

1. 결론 요약 (투자 관점 핵심 인사이트)

AI·HBM 세대에서 반도체 검사 공정(테스트)은 단순한 품질 확인을 넘어 수율과 출하 속도를 좌우하는 전략적 병목 공정으로 격상되었습니다. 특히 고대역폭 메모리 HBM(High Bandwidth Memory)을 탑재한 AI 가속기(GPU, AI ASIC 등)에서는 테스트 공정의 처리 능력이 생산량을 결정짓는 핵심 요소가 되었고, 이에 따라 글로벌 테스트 장비 리더인 어드반테스트(Advantest)는 EUV 노광장비에 버금가는 공급망 영향력을 행사하는 ‘슈퍼 을(乙)’ 위치를 확보했습니다[1]. 실제 20242025년 AI 칩과 HBM3/3E 수요 폭증으로 웨이퍼·패키지 당 테스트 부하가 23배 증가하면서(테스트 항목 및 시간 증가) ATE(Automated Test Equipment) 장비 부족이 공급 병목으로 부각되었고[2][1], 주요 HBM 제조사는 예상보다 30~50% 많은 테스트 장비를 긴급 발주하는 등 대대적인 투자를 단행했습니다[3]. 투자자 관점에서 이는 일시적 사이클이 아닌 구조적 변화로, 첨단 패키징과 차세대 HBM4/5 도입이 진행될수록 테스트 장비의 전략적 가치와 가격 협상력은 더욱 강화될 것으로 전망됩니다. 이제 테스트 공정은 반도체 밸류체인의 필수 병목으로 자리잡아, 어드반테스트와 같은 선도 업체들이 장기적인 수혜를 누릴 가능성이 높습니다.

2. 테스트 공정 위상의 구조적 변화

과거 반도체 테스트는 제조 완료 후 불량을 걸러내는 후공정 중 하나로 인식되었으나, AI·HBM 시대에는 테스트 공정 자체가 수율 향상과 성능 검증, 생산 속도의 키 팩터로 부상했습니다. 첫째, 테스트 시간(test time)과 난이도가 폭증했습니다. HBM을 포함한 첨단 칩들은 이전 세대 대비 2~3배 이상 많은 테스트 패턴과 신호처리가 필요해, 동일 생산량을 유지하려면 과거보다 훨씬 많은 테스트 리소스가 요구됩니다[2]. 테스트 장비 용량이 이를 따라가지 못하면 생산된 칩도 출하 대기 상태로 병목이 발생하게 됩니다. 실제로 “ATE 플랫폼이 첨단 노드와 패키징에서 수율과 time-to-market을 결정한다”[1]는 말처럼, 충분한 테스트 확보 여부가 제품 출시 일정까지 좌우하는 상황입니다.

둘째, 테스트 공정은 수율 관리의 중심축으로 떠올랐습니다. HBM이 적용된 AI 가속기는 칩 한 개 가격이 수천 달러에 달하는 고가 제품으로, 작은 결함도 전체 패키지를 폐기시킬 수 있습니다[4]. 따라서 개별 칩 단계에서부터 “KGD(Known Good Die)” 선별을 위한 반복 테스트와 번인(burn-in)이 필수화되었습니다. HBM 제조사는 적층 전에 다이를 개별 테스트하여 불량 다이를 조기에 제거하고, 스택 완성 후에도 전체 모듈을 고부하로 재검증함으로써 신뢰성을 담보합니다[5]. 이러한 과정은 수율 방어에 핵심이지만 생산 리드타임을 늘리고 장비 가동률을 극한까지 끌어올려, 테스트가 생산량을 제약하는 병목으로 작용하게 되었습니다.

셋째, 테스트 공정의 투자 우선순위가 대폭 상승했습니다. 과거에는 팹(Fab)의 핵심 투자가 노광, 식각 등 전공정에 집중되었지만, 이제 메모리 후공정 투자에서 테스트 장비가 차지하는 비중이 크게 확대되고 있습니다. 실제 국내 HBM 제조사들은 2024년말~2025년초에 테스트 설비 투자 계획을 여러 차례 상향 조정하였으며, HBM용 테스터(T5833 등)의 주문을 애초 계획보다 대폭 증량하여 출하 병목을 해소하려는 움직임을 보였습니다[3]. 이는 테스트 장비가 생산 캐파(Capacity)를 결정짓는 설비로 격상되었음을 보여주는 사례입니다. 업계에서는 검사 공정이 이제 EUV 노광이나 고난도 패키징 공정과 동등한 전략적 중요도를 지닌 것으로 평가하며, 이에 따라 테스트 장비 업체의 협상력과 위상도 구조적으로 강화되고 있습니다.

마지막으로, 향후 전망으로 HBM4 이후 3D 적층이 심화되면 테스트와 패키징 병목이 맞물려 증폭될 가능성이 높습니다. 예를 들어 차세대 HBM4/5에서는 메모리 다이를 16~24층까지 쌓고, 하이브리드 본딩 등 새로운 접합기술이 도입되는데, 이러한 공정에서는 적층 전후로 각 층에 대한 인터미디어트 테스트가 더욱 중요해집니다[4][6]. “한 다이에 결함이 있으면 전체 스택이 폐기되므로 적층 전에 완전한 Known-Good Die 확보가 필수”이며, 하이브리드 본딩 방식에서는 미세 패드에 프로브 카드를 접촉하는 것 자체가 어려워 중간 테스트를 위한 별도 공정(표면 재연마 등)까지 필요할 전망입니다[7]. 또한 로직 칩과 HBM 메모리를 패키지 단계에서 통합하는 비중이 높아지면서, 종전에는 OSAT(후공정 외주)에서 수행되던 테스트가 이제 파운드리나 IDM 내부 공정으로 편입되는 변화도 예상됩니다[8]. 이는 곧 첨단 패키징 단계에서 테스트 공정이 추가로 병목으로 작용할 수 있음을 의미하며, 반대로 말하면 이러한 복잡성을 해결할 수 있는 테스트 장비의 가치가 앞으로 더욱 높아질 것임을 시사합니다.

3. HBM/AI 테스트 vs 기존 테스트 – 구조적 차이 비교

HBM 및 AI 가속기용 칩 테스트는 기존 범용 DRAM이나 SoC 테스트와 본질적으로 다른 요구사항을 갖습니다. 아래 표는 주요 차이를 비교한 것입니다:

구분기존 메모리/SoC 테스트HBM/AI 세대 테스트
반도체 구조단일 다이(DRAM 칩 혹은 단일 SoC)다이 적층 구조 (HBM은 8~16개의 DRAM 다이 + 로직 베이스 다이 적층, AI칩과 인터포저로 결합)[9][10]
테스트 단계웨이퍼 테스트(wafer sort) + 패키지 최종 테스트다중 테스트 단계: 개별 다이 웨이퍼 테스트 → 다이 분리 후 개별 테스트(KGD) → 적층 후 스택 테스트 → 패키지 테스트 및 번인(Burn-in) → 시스템 레벨 테스트(SLT) (필요 시)[5]
테스트 항목/범위기능/속도 검증, 메모리 셀 결함 검사, 기본 전기 특성 확인테스트 항목 폭증: 메모리 셀 + TSV 연결 검증 + 초고속 I/O 인터페이스 신호 무결성 + 온도/전력 한계 테스트 + 로직 베이스 다이 기능 테스트 등 종합적 검사[11][12]
테스트 시간(소요)상대적으로 짧음 (수 Mb~Gb 용량, 단순 패턴)크게 증가 – HBM 스택은 용량 수십 Gb에 달하고 계층 간 상호작용까지 검사해야 하므로 테스트 시간이 세대진화마다 길어지는 추세[13][14] (HBM3/4 세대에서 테스트 시간 2~3배 증가 보고)
병렬 검사 능력메모리의 경우 다수 칩 동시 테스트 (병렬 사이트 높음), SoC는 1~수개 동시 테스트병렬성 제한 – HBM은 핀 수가 수천 개에 달해 한 장비가 동시 처리할 수 있는 칩 수가 제한적. 최신 장비는 9,216핀 등 초고속 핀을 제공하여 HBM 병렬 테스트를 지원하지만[15], 여전히 칩당 리소스가 커 병렬 처리 수량은 일반 DRAM보다 적음.
테스트 커버리지 한계비교적 용이 (단일 다이, 접근 용이)커버리지 제약 – 적층 후 내부 결함은 접근이 어려워 built-in self-test(내장 자가검사) 등에 의존하는 부분 존재. 특히 하이브리드 본딩 적용 시 프로빙이 어려워 적층 이전 100% 커버리지가 이상적이나 현실적 제약 있음[16]. 완전한 커버리지를 위해 추가적인 공정 모니터링 및 데이터 분석 필요[17].

표: 기존 DRAM/SoC vs. HBM/AI 칩 테스트의 주요 차이점 – HBM/AI 칩은 구조적 복잡성으로 인해 테스트 단계가 늘어나고, 항목과 시간 면에서 지대한 추가 부담이 발생한다. 또한 병렬 테스트 효율이 떨어지고, 적층 구조로 인한 커버리지 한계도 존재한다. (자료: Mark Lapedus 인터뷰[13][5], Teradyne 제품 자료[11] 등 종합)

위 비교에서 알 수 있듯, HBM 세대에서는 테스트 공정 자체가 훨씬 어렵고 오래 걸리는 작업이 되었습니다. 예를 들어, 과거 일반 DRAM은 웨이퍼 한 장당 수천 개 칩을 비교적 짧은 알고리즘으로 테스트했지만, HBM DRAM은 816개의 다이가 3D로 연결되고 인터포저를 통해 GPU와 통신하므로 검사해야 할 신호 조합과 시나리오가 기하급수적으로 늘어납니다[13][5]. 또한 HBM은 동작 속도가 핀당 35Gb/s 이상으로 매우 높고 버스 폭도 수천 비트 수준이라, 테스터가 이러한 고속·대역폭 환경을 모두 에뮬레이션해야 합니다[15]. 이로 인해 테스트 장비 한 대가 담당하는 디바이스 throughput(시간당 검사 칩 수)이 크게 떨어져, 테스트 장비 수요가 기존 대비 구조적으로 증가하는 추세입니다.

또한 적층 구조로 인한 테스트 한계도 투자 포인트입니다. 적층된 HBM의 경우 내부 결함 발생 시 진단 난이도가 높고, 테스트로 100% 결함을 검출하기 어려울 수 있어 일부 테스트 커버리지 갭이 존재합니다. 이는 곧 필연적으로 불량 다이가 조립 단계에서 혼입될 리스크로 이어지고, 완제품 단계에서야 발견되는 테스트 escape가 발생하면 막대한 비용 손실을 초래합니다. 이런 이유로 NVIDIA와 같은 고객사는 HBM 공급사에 완제품 단계의 강화된 테스트를 요구하게 되었고, 메모리 업체들은 이전에 생략하던 최종 패키지 테스트까지 도입하여 품질을 보장하려는 움직임을 보이고 있습니다. 요컨대, HBM/AI 시대의 테스트는 단순 불량 검출이 아닌 “양품 선별과 성능 보증”을 위한 핵심 공정으로서, 투입 공수와 기술 복잡도가 근본적으로 기존 세대와 다르다고 볼 수 있습니다.

4. 주요 검사 장비 업체 포지셔닝 비교 – Advantest vs. Teradyne 중심

AI·HBM 테스트 수요 급증 속에서 검사 장비 시장은 Advantest(일본)와 Teradyne(미국)의 양강 구도로 재편되고 있습니다. 이들은 글로벌 ATE 시장 점유율 12위를 차지한 듀옵올리로[18], 각각 메모리와 SoC 테스트에서 강점을 가져왔습니다. 특히 Advantest는 메모리 테스트 분야 약 6070%의 지배적 점유율을 기반으로 HBM 테스트 시장을 사실상 선점하였고, Teradyne은 전통적 강점인 SoC/로직 테스트 기술을 토대로 뒤늦게 HBM 대응에 나서는 형세입니다[19][20]. 아래에서 두 업체의 포지셔닝을 투자 관점에서 비교합니다.

· Advantest (어드반테스트) – “HBM 테스트의 디펙토 표준”.

Advantest는 HBM 및 AI 가속기 테스트 시장에서 사실상 표준 장비 공급사로 군림하고 있습니다. 메모리 테스트에 특화된 T5500/T5800 시리즈 장비를 보유한 Advantest는, HBM3~HBM3E 세대 초기에 고속 인터페이스를 테스트할 수 있는 유일한 솔루션을 제공하며 업계 신뢰를 얻었습니다[21]. 실제 현대차증권 보고에 따르면 Advantest는 “HBM과 같은 고대역폭 메모리에 필요한 High Frequency Test 기능을 유일하게 구현함으로써 독보적 지위”를 확보했다는 평가를 받았습니다[21]. 이러한 기술적 진입장벽 덕분에 삼성전자, SK하이닉스 등 주요 HBM 제조사들이 앞다투어 Advantest 장비(T5833 등)를 도입했고, 2024년 3분기 Advantest의 매출은 사상 최대치를 경신하며 HBM 테스터가 실적 성장을 견인했습니다[22].

고객 락인(lock-in)과 생태계 우위도 Advantest의 전략적 강점입니다. Advantest는 이미 전세계 주요 반도체 기업과 공동 개발(co-development)을 통해 미래 제품의 테스트 사양을 선제적으로 맞추고 있어 고객 설계 초기부터 깊이 관여합니다 (NVIDIA, AMD, Apple 등과 차세대 칩 테스트 스펙을 조율)[23]. 이를 통해 새로운 AI/HBM 칩이 나오면 테스터와 칩 간 최적화가 미리 확보되어 경쟁사 대비 빠른 대응과 높은 수율 기여를 달성합니다. 또한 Advantest는 핸들러(handler), 프로브 카드, 인터페이스 보드 등 테스트 주변기술까지 수직 통합하거나 협력하여 하나의 완성된 테스트 셀(Test cell) 솔루션을 제공합니다[24]. 예를 들어, Advantest는 자체 열제어 핸들러나 다채널 프로브 카드 기술을 인수·개발하여 장비-부속품 간 조합 최적화를 이루었고, 이는 곧 고객사의 테스트 효율 극대화와 전환 비용 증가로 이어져 높은 고객 충성도를 확보하고 있습니다[24][25]. 아울러 클라우드 기반 테스트 소프트웨어(Advantest Cloud Solutions, ACS)를 제공하여 테스트 데이터 분석, 실시간 모니터링, 불량 예측 등 서비스를 락인 포인트로 활용합니다[26]. 이러한 하드웨어+소프트웨어 생태계가 가져다 준 결과로, Advantest 장비를 도입한 고객은 쉽게 다른 플랫폼으로 전환하기 어려우며 “테스트 = Advantest” 공식이 강화되고 있습니다.

향후 전략 및 지속가능성: Advantest는 현 흐름을 일시적 호황이 아닌 구조적 성장 기회로 인식하고 공격적으로 대응 중입니다. 2025년 이후를 대비해 HBM3E, HBM4 등 차세대 메모리 지원을 위한 테스터 업그레이드를 선행 개발하고 있으며, 고객들에게는 기존 장비에 모듈 추가만으로 HBM 세대를 따라갈 수 있는 업그레이드 경로를 제시하여 락인을 강화하고 있습니다[27]. 또한 2.5D/3D 첨단 패키징 검사 솔루션과 SLT(System-Level Test) 영역까지 포트폴리오를 넓혀, 고객이 필요로 하는 “웨이퍼 프로브부터 최종 시스템 테스트까지” 모두 대응하는 종합 공급사로 진화하고 있습니다[28][29]. 이러한 움직임은 향후 HBM 적층 증가 및 하이브리드 본딩 도입 시에도 Advantest가 핵심 파트너로 남을 것임을 시사합니다. 투자자 입장에서는 Advantest의 업황이 단순히 AI 특수로 인한 일회성 호조가 아니라, 반도체 제조 패러다임 전환에 따른 테스트 분야의 구조적 격상에 기인한 것임을 주목해야 합니다. 실제로 Advantest는 메모리 테스트 1위, SoC 테스트 공동 1위 지위를 바탕으로 AI/HBM 수혜를 가장 크게 보고 있으며, 전세계 주요 팹과 OSAT에 깔린 거대한 설치기반이 차세대 성장까지 이어지는 높은 진입장벽과 지속성을 부여하고 있습니다[30][19].

· Teradyne (테라다인) – “추격자에서 공동 선두를 노리다”.

Teradyne은 오랫동안 스마트폰 AP, 디지털 SoC, RF 등 로직 테스트 시장의 강자였으며, 메모리 테스트에서는 Advantest에 비해 열위에 있었습니다[31]. 그러나 AI 시대를 맞아 Teradyne 경영진은 “모바일 중심에서 AI·HPC 및 메모리 테스트로 전략적 전환”을 선언하고, HBM 대응에 박차를 가하고 있습니다[32][20]. 그 결과물이 2025년 출시된 차세대 메모리 테스터 Magnum 7H로, Teradyne은 이를 앞세워 HBM2E/3/3E/4 세대를 포괄 지원하는 고성능 메모리 테스트 시장에 재도전하고 있습니다[33][34]. Magnum 7H의 강점은 테스트 속도와 병렬 처리향상으로, Teradyne 발표에 따르면 “HBM 웨이퍼 테스트 시간을 40% 단축”시키는 솔루션으로 2024년 중반 HBM 제조사로부터 포스트 스택(적층 후) 테스트 자격을 획득했다고 합니다[35]. 실제로 Magnum 7H는 최대 4.5 Gbps 속도의 HBM3/4 인터페이스를 지원하고, 9,216개 디지털핀과 2,560개 전원핀을 통해 대량 병렬 테스트를 구현하여 종전 대비 1.6배 이상의 생산성을 제공한다고 소개되었습니다[15]. 또한 향후 HBM4E까지 Forward Compatibility(선호환성)를 갖도록 설계되어, 신규 세대가 나와도 모듈 업그레이드만으로 대응 가능함을 강조하고 있습니다[20]. 요약하면 Teradyne은 Advantest 대비 다소 늦었지만 기술 격차를 빠르게 좁히며 HBM 테스트 시장에서의 입지 확대를 노리고 있습니다.

Teradyne의 기회와 한계를 투자 시 살펴볼 필요가 있습니다. 기회 요인으로는, 주요 글로벌 반도체 업체들이 테스트 공급망을 듀얼소싱하여 리스크를 완화하려는 수요가 있습니다. 실제 SK하이닉스, 삼성전자 등도 그동안 Advantest 일변도였던 메모리 테스트 라인에 대한 세컨드 벤더 물색에 나서고 있으며[3], Teradyne은 Magnum 7H를 통해 이러한 신규 진입 기회를 얻고 일부 물량을 수주하기 시작한 것으로 보입니다[36]. 또한 Teradyne은 SoC 테스트 강자로서, HBM이 결합되는 AI SoC의 통합 테스트 분야에서 강점을 발휘할 여지가 있습니다. 예컨대 향후 GPU+HBM 함께 패키징된 모듈을 최종 검사할 때, 메모리+로직을 아우르는 시스템 레벨 테스트에서는 Teradyne의 SoC 테스트 노하우와 메모리 기술이 결합된 역량이 활용될 수 있습니다. Teradyne도 이러한 통합 방향을 의식하여 “Magnum 7H는 GPU/가속기와의 통합 테스트를 염두에 둔 플랫폼”이라고 강조하고 있습니다[20].

그러나 Teradyne의 도전에 따르는 제약도 명확합니다. 첫째, 기존 고객 락인 허들: HBM 시장을 선점한 Advantest 장비에 맞춰 수년간 패턴 개발과 공정 튜닝을 해온 메모리 업계가 Teradyne 장비로 대거 전환하려면 상당한 시간과 검증이 필요합니다. 일례로 Teradyne 장비가 40% 테스트 시간 단축을 구현했음에도, 보수적 품질 기준 탓에 실제 생산 투입까지 시간이 소요되어 2025년 하반기에야 본격 양산 투입이 이루어진 것으로 알려졌습니다. 그 사이 Advantest는 추가로 업그레이드와 고객지원을 통해 기술 우위를 방어하고 있습니다. 둘째, 생태계의 차이: Advantest처럼 원스톱 테스트 셀을 제공하기 위해 Teradyne도 핸들러 업체들과 제휴하고 테스트 소프트웨어 플랫폼(예: Archimedes 분석 솔루션 등)을 강화하고 있으나[37], 아직 고객 기반에서의 전체 생태계 완성도는 Advantest 대비 낮은 단계입니다. 따라서 Teradyne이 일시적인 HBM 수요 급증에 힘입어 매출을 늘리더라도, Advantest의 구조적 우위를 단기간에 대체하기는 어렵다는 견해가 많습니다. 실제 2024~2025년 HBM 수요 급등 국면에서 Advantest는 기록적 수주를 올리며 공급망을 주도했고[22], Teradyne은 후발주자로서 일부 보완적 역할을 수행한 정도였습니다. 이는 곧 Advantest의 시장지위가 단순한 수요 타이밍의 문제가 아니라 기술·고객 구조적으로 구축된 것임을 나타냅니다.

요약하면, Advantest는 HBM/AI 테스트 시장에서 지속적으로 대체 어려운 모멘텀을 지닌 선두이며, Teradyne은 전략적 집중을 통해 격차를 좁히려 하지만 현 시점에서는 보완적 지위로 평가됩니다. 투자자 입장에서는 두 회사 모두 AI 시대 테스트 수요의 수혜를 누리겠지만, 진입장벽의 높이와 고객 락인의 깊이 측면에서 Advantest에 보다 장기적 경쟁우위가 있다는 점을 고려해야 합니다[21][23]. 다만 Teradyne 역시 SoC 분야 강점을 바탕으로 AI 패키징 검사 등 새로운 니치에서 기회를 모색할 수 있고, 이는 중장기적으로 양사 듀얼 공급 체계를 굳히는 방향으로 전개될 가능성도 있습니다. 결국 테스트 장비 시장은 당분간 Advantest 주도의 과점 체제가 이어지면서도, 폭발적 수요를 둘러싼 기술 경쟁이 지속되어 장비 사양 고도화와 ASP 상승으로 귀결될 전망입니다[38].

5. 투자 관점 핵심 정리 (Bullet Point)

· 테스트 장비의 전략적 위상 부각: AI·HBM 시대에 테스트 공정이 수율과 출하를 결정하는 핵심 병목으로 부상함에 따라, ATE 장비 업체들은 반도체 공급망에서 필수불가결한 존재로 격상되었습니다[1]. 이는 단기 사이클이 아닌 구조적 변화로, 관련 기업들에 장기 성장 모멘텀을 제공합니다.

· Advantest의 독보적 지위: Advantest는 HBM/AI 테스트 분야의 디펙토 표준 지위를 확보하여, 기술(IP) 장벽(고속 신호처리 등)과 고객 락인 효과를 바탕으로 대체 불가한 공급사로 자리매김했습니다[21][23]. HBM 수요 급증으로 인한 최대 수혜주로서, 장비 ASP 상승과 서비스 매출 확대 등 질적 성장도 병행하고 있습니다[38].

· Teradyne의 대응과 한계: Teradyne 등 경쟁사는 신규 HBM 테스트 장비(Magnum 7H 등)를 출시하며 시장공략에 나섰지만, Advantest가 다져놓은 생태계 우위와 고객 점유를 단기간에 깨기 어려운 상황입니다[15][18]. 듀얼소싱 수요로 일부 점유율을 얻겠지만, Advantest의 구조적 우위는 당분간 유지될 가능성이 높습니다.

· 향후 전망 – 병목 심화와 수혜 지속: HBM4 이후 로직 통합 증가와 하이브리드 본딩 등으로 테스트 병목은 패키징 병목과 맞물려 더욱 심화될 전망이며[4][8], 이에 따라 테스트 장비의 가치와 필요 투자규모는 지속 상승할 것입니다. 이는 테스트 장비 업체의 장기간 수혜 지속과 가격력 제고로 연결되어, 관련 업종에 중장기 투자 매력을 부여합니다.

출처

[1] [18] [19] [28] [29] [31] What is Competitive Landscape of Advantest Company? – PortersFiveForce.com
https://portersfiveforce.com/blogs/competitors/advantest

[2] [23] [24] [25] [26] [30] [38] How Does Advantest Company Work? – PortersFiveForce.com
https://portersfiveforce.com/blogs/how-it-works/advantest

[3] [21] [22] 어드밴테스트(6857.JP) HBM 테스터 시장 내 압도적 기술력
https://alphabiz.co.kr/news/view/1065571888915355

[4] [6] [7] [8] [10] [16] [17] HBM4 Sticks With Microbumps, Postponing Hybrid Bonding
https://semiengineering.com/hbm4-sticks-with-microbumps-postponing-hybrid-bonding/

[5] [9] [12] [13] [14] Test Challenges Grow For DRAMs and HBM - Semiecosystem
https://marklapedus.substack.com/p/test-challenges-grow-for-drams-and

[11] [15] [33] [34] [36] Memory tester meets demands of HBM devices - Electronic Products
https://www.edn.com/memory-tester-meets-demands-of-hbm-devices/

[20] [32] Teradyne at Citi Conference: AI Market Focus and Strategic Shifts By Investing.com
https://www.investing.com/news/transcripts/teradyne-at-citi-conference-ai-market-focus-and-strategic-shifts-93CH-4224537

[27] [PDF] Advantest Corporation FY2024 2Q (Three months ended September …)
https://www.advantest.com/document/en/investors/ir-library/result/E_BIZ_241030_QA.pdf

[35] AI growth brings new tests for semi-test duopoly - Yahoo Finance
https://finance.yahoo.com/news/ai-growth-brings-tests-semi-100002008.html

[37] How the Semiconductor Ecosystem Is Responding to Its Global …
https://www.teradyne.com/2024/09/03/responding-to-global-challenges/